Timery i porty.pdf

(335 KB) Pobierz
(Microsoft Word - II Wyk\263ad MIKRO 3.DOC)
PODSTAWY TECHNIKI MIKROPROCESOROWEJ
Reset i tryby spec.
+912V
Vdd
V CC
7805
C1 C2 C3
C4
R
GND
C
+5V
+5V
+5V
V BAT
RESET
V CC
V OUT
/RESET
V CC
/WDO
R2
V CC
V CC
GND
GND
/CE IN
SENSE
C T
BATT
ON
/CE
OUT
RST
RST
/RIN
/LOW
LINE
OSC IN
WDI
/RST
REF
/PFO
OSC
SEL
PFI
R1
0.1m
C T
RESET
mP NMI
/RESET
KATEDRA ELEKTRONIKI
70378872.025.png 70378872.026.png 70378872.027.png 70378872.028.png 70378872.001.png 70378872.002.png 70378872.003.png 70378872.004.png 70378872.005.png
PODSTAWY TECHNIKI MIKROPROCESOROWEJ
Reset i tryby spec.
SIMPLIFIED BLOCK DIAGRAM OF ON-CHIP RESET CIRCUIT
External
R eset
MCLR
SL EEP
W D T
Module
W D T
Tim e-out
R eset
Vdd rise
detect
Power On R eset
V D D
S
OST/PW R T
OST
R
_ Chip_R e set
10bit Ripple counter
OSC 1
PW R T
On_chip
RC OSC
10bit Ripple counter
POW ER U P
(Enable the PW R T tim er
only if it is power_up.)
(POW ER _U P +W AKE_U P)(XT+LP+H S)
(Enable the OST if it is power_up or wake_up
f rom SLEEP and OSC ty pe is XT or LP or H S)
Wewnħtrzny ukþad Resetu
KATEDRA ELEKTRONIKI
Q
70378872.006.png 70378872.007.png 70378872.008.png 70378872.009.png
PODSTAWY TECHNIKI MIKROPROCESOROWEJ
Reset i tryby spec.
1
1
0
0
MUX
MUX
IRQ 0 (IRQ 2)
IRQ 1 (IRQ 3)
Uklad przyjmowania przerwan zewnetrznych
Z
Z
ZZ
Z
Kontrola wewnħtrznego zegara systemowego.
KATEDRA ELEKTRONIKI
70378872.010.png 70378872.011.png 70378872.012.png 70378872.013.png 70378872.014.png
PODSTAWY TECHNIKI MIKROPROCESOROWEJ
Reset i tryby spec.
KATEDRA ELEKTRONIKI
70378872.015.png 70378872.016.png 70378872.017.png 70378872.018.png 70378872.019.png 70378872.020.png 70378872.021.png
PODSTAWY TECHNIKI MIKROPROCESOROWEJ
Reset i tryby spec.
Ukþad generacji i dystrybucji sygnaþw zegarowych mk ST72215G
Funkcje speþniane przez CSS i SO
KATEDRA ELEKTRONIKI
70378872.022.png 70378872.023.png 70378872.024.png

Plik z chomika:

Inne pliki z tego folderu:

Inne foldery tego chomika:

Zgłoś jeśli naruszono regulamin