Kurs_VHDL.pdf

(1308 KB) Pobierz
VHDL
Kurs języka VHDL
V ery H igh (SpeedIntegratedCircuits) D escription L anguage
Józef Kalisz, Wojskowa Akademia Techniczna, 2008
Początek: lata 80-te XX w.
Kontrakt VHSIC (DepartmentofDefense, USA)
Podstawa: język ADA
Normalizacja: IEEE
(InstituteofElectricalandElectronicEngineers)
Od 1987 kolejne wersje normy IEEE Standard 1076
Norma IEEE Std 1164 : pakiet std_logic_1164
1
193379222.020.png 193379222.021.png
VHDL
Projektowanie sprzętu cyfrowego
1. Opis tekstowy: plik w języku VHDL
2. Kompilacja pliku
3. Sprawdzenie, symulacja funkcjonalna
Dalszy ci ą g procesu projektowania
4. Synteza logiczna
5. Projekt uk ł adu scalonego
6. Symulacja czasowa
7. Weryfikacja praktyczna
2
193379222.022.png 193379222.023.png
VHDL
Proces projektowania
START
Specyfikacja projektu
(funkcje, parametry)
Opis projektu
Kompilacja, synteza, symulacja
Źle
?
Środowisko
projektowe
VHDL
Dobrze
Implementacja
(sieć tranzystorów, komórek, modułów)
Sprawdzenie układu
(systemu) rzeczywistego
Źle
?
Dobr ze
Koniec
3
193379222.001.png 193379222.002.png 193379222.003.png 193379222.004.png
Projektowanie w środowisku VHDL
Specyfikacja projektu
Utworzenie hierarchii /
schematu blokowego
Opis układu w języku VHDL
Opis testów
w języku VHDL
(benchmarks)
Sprawdzenie składni, kompilacja
Symulacja (opcja)
Synteza logiczna
Projekt połączeń w układzie
(fitting / place and route)
Symulacja czasowa
(post-layout, back-annotation)
4
193379222.005.png 193379222.006.png 193379222.007.png 193379222.008.png 193379222.009.png 193379222.010.png 193379222.011.png 193379222.012.png
Hierarchia w procesie projektowym
z góry
(top)
System
do góry
(up)
Moduły
Bramk i i przerzutn i k i
Tranz ystory
w dół
(down)
z dołu
(bottom)
5
193379222.013.png 193379222.014.png 193379222.015.png 193379222.016.png 193379222.017.png 193379222.018.png 193379222.019.png

Plik z chomika:

Inne pliki z tego folderu:

Inne foldery tego chomika:

Zgłoś jeśli naruszono regulamin