Atmega16.pdf

(436 KB) Pobierz
Programowanie mikrokontrolerów ATmega16
Programowaniemikrokontrolerów
ATmega16
MarcinEngelMarcinPeczarski
22wrze±nia2008
111691412.007.png
(XCK/T0) PB0
(T1) PB1
(INT2/AIN0) PB2
(OC0/AIN1) PB3
(SS) PB4
(MOSI) PB5
(MISO) PB6
(SCK) PB7
RESET
VCC
GND
XTAL2
XTAL1
(RXD) PD0
(TXD) PD1
(INT0) PD2
(INT1) PD3
(OC1B) PD4
(OC1A) PD5
(ICP1) PD6
PA0 (ADC0)
PA1 (ADC1)
PA2 (ADC2)
PA3 (ADC3)
PA4 (ADC4)
PA5 (ADC5)
PA6 (ADC6)
PA7 (ADC7)
AREF
GND
AVCC
PC7 (TOSC2)
PC6 (TOSC1)
PC5 (TDI)
PC4 (TDO)
PC3 (TMS)
PC2 (TCK)
PC1 (SDA)
PC0 (SCL)
PD7 (OC2)
111691412.008.png 111691412.009.png
ArchitekturamikrokontroleraATmega16
I procesorozredukowanymzbiorzerozkazów(RISC)
I architekturalittle-endian
I architekturaharwardzka(odr¦bnepami¦ciimagistraledla
programuidanych)
I 16kiBpami¦ciprogramu(pami¦¢flash)
I 1kiBpami¦cidanych(SRAM)
I 32rejestryogólnegoprzeznaczenia
I 64rejestrywej±cia-wyj±cia,układyperyferyjne
I 512bajtówpami¦cinieulotnej(EEPROM)
I 3liczniki
I 21przerwa«(oustalonejkolejno±ciobsługi)
I interfejsyszeregowe:USART,I2C
I 8-kanałowy,10-bitowyprzetwornikA/C
111691412.010.png
Architektura,schematblokowy
Data Bus 8-bit
Flash
Program
Memory
Program
Counter
Status
and Control
Instruction
Register
32 x 8
General
Purpose
Registrers
Interrupt
Unit
SPI
Unit
Instruction
Decoder
Watchdog
Timer
ALU
Analog
Comparator
Control Lines
I/O Module1
Data
SRAM
I/O Module 2
I/O Module n
EEPROM
I/O Lines
111691412.001.png 111691412.002.png 111691412.003.png
Najprostszyukład
Podł¡czamy:
I zasilanie(nó»kiVC C,GND ),
I układreset(nó»kaRESET),
I zł¡czeprogramatora(nó»kiMOSI,MISO,SCK,RESET,VCC,
GND).
Wyja±nienia:
I VCCnaschematachoznacza„ + ”zasilania(inneoznaczenieto
VDD).
I GNDto ”zasilania.
I RESEToznaczaodwrócon¡logik¦(tj.resetjestnieaktywny,
je±lipodamywysokienapi¦cie).
111691412.004.png 111691412.005.png 111691412.006.png
Zgłoś jeśli naruszono regulamin